This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

02992317 ACTIVE MATRIX PANEL

PUB. NO.: 01-289917 [JP 1289917 A]

PUBLISHED: November 21, 1989 (19891121)

INVENTOR(s): MISAWA TOSHIYUKI

OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 63-119919 [JP 88119919]

FILED: May 17, 1988 (19880517)

ABSTRACT

PURPOSE: To obtain a high-accuracy compact and reliable active matrix panel by providing thin film transistors (TR) which constitute a picture element matrix with the same section structure with a P or N type thin film TR.

CONSTITUTION: The picture element matrix 22 includes source lines 26-28 connected to a source line driver circuit 12, gate lines 24 and 25 connected to a gate line driver circuit 21, and picture elements 32 and 33 formed at intersections of the source lines and gate lines. A picture element includes a thin film TR TFT29 and a liquid crystal cell 30, which consists of a picture element electrode and a counter electrode 31. The thin films TR 29 which constitute the picture element matrix 22 have the same section structure with one of P type thin film TRs and N type thin film TRs which constitute a gate line driver circuit and a source line driver circuit. Consequently, the high- accuracy compact and reliable active matrix panel is obtained.

訂正有り

19日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報(A) 平1-289917

⑤Int. Cl. ⁴	識別記号	庁内整理番号	❸公開	平成1年(198	89)11月21日
G 02 F 1/133 G 09 F 9/30 H 01 L 27/12	3 2 7 3 3 8	7370-2H 7335-5C			
29/78	3 1 1	A-7514-5F A-8624-5F審査請求	未請求	請求項の数 5	(全21頁)

9発明の名称 アクテイブマトリクスパネル

②特 願 昭63-119919

②出 願 昭63(1988) 5月17日

@発 明 者 三 澤 利 之 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑫発 明 者 大 島 弘 之 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑪出 願 人 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 上柳 雅誉 外1名

明 細 曹

1. 発明の名称

アクティブマトリクスパネル

2. 特許請求の範囲

(1)複数のゲート線、複数のソース線及び薄膜トランジスタを備えた画素マトリクスが形成された第一の透明基板と該第一の透明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介設された液晶より成るアクティブマトリクスパネルにおいて、

1

ちの一方と同一の断面構造を有することを特徴と するアクティブマトリクスパネル。

- (2)前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相補形薄膜トランジスタによるスタティックシフトレジスタを含むことを特ではとする請求項1記載のアクティブマトリクスパネル。
- (3)前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタはソースのは、前記P形薄膜トランジスタはソース領域及びドレイン領域にアクセプタ不純物と該アクセプタ不純物と方でクセプタ不純物を含むことを特徴とする請求項1又は請求項2記載のアクティブマトリクスパネル。
- (4) 前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタより成り、前記N形薄膜トランジスタはソース領域及びドレイン領域にドナー不純物を含み、前

記P形薄膜トランジスタはソース領域及びドレイン領域にドナー不純物と該ドナー不純物よりも高 濃度のアクセプタ不純物を含むことを特徴とする 請求項1又は請求項2記載のアクティブマトリク スパネル。

(5) 前記ゲート線ドライバー回路及びソース線ドライバー回路を構成するP形及びN形の薄膜トランジスタのゲート長は前記画索マトリクスを構成する薄膜トランジスタのゲート長よりも短かく形成されたことを特徴とする調求項1又は請求項2記載のアクティブマトリクスパネル。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、薄膜トランジスタを用いて形成され たアクティブマトリクスパネルに関する。

〔従来の技術〕

従来のアクティブマトリクス液晶パネルは、文献「エスアイディー83ダイジェスト156頁~ 157頁、B/WアンドカラーLCビデオディス

3

の様な課題があった。

(1) 高精細化が妨げられていた

従来は、第19図に示す様にフレキシブル基板・3と、アクティブマトリクスパネル1のソース線 又はゲート線とがパッド5において接続されており、実装技術上接続可能なパッド間隔によって画素ピッチが制限されていた。このため、従来、100μm以下の画素ピッチを有するアクティブマトリクスパネルを量産することは大変困難であり高精細化が妨げられていた。

(2) 表示装置の小形化が妨げられていた

第19図に示される様な従来のアクティブマトリクスパネルは、ドライバー集積回路が外付けされていたため実装基板6の外形寸法が面積にして過程要マトリクス部2の4~5倍程度又はそれ以上必要であった。このため、従来のアクティブマトリクスパネルを使用した表示装置の大きさは表示に寄与する画素マトリクス部の面積の割に大形にならざるを得ず、このことは、例えばビデオカメラのビューファインダーの様な超小形モニターへ

プレイズアドレストバイポリシリコンティーエフ ティーズ」(モロズミ他)に示される様に薄膜ト ランジスタを用いた画素マトリクスが透明基板上 に形成されたものであり、ゲート線ドライバー回 路及びソース線ドライバー回路は単結晶シリコン によるMOS集積回路で形成され第19図に示す 様に前記アクティブマトリクスパネルに外付けさ れていた。第19図において、1はアクティブマ トリクスパネルであり、該アクティブマトリクス パネル1は画素マトリクス2を備えている。3は フレキシブル基板であり、単結晶シリコンによる ドライバー集積回路4が搭載されている。アクテ ィプマトリクスパネル1とフレキシブル基板3と はパッド5において接続されている。実装基板6 は、ドライバー集積回路4と外部回路とを電気的 に接続するのみならずフレキシブル基板3及びア クティブマトリクスパネル1を機械的に保持して

[発明が解決しようとする課題]

従来のアクティブマトリクスパネルに依ると次

4

の応用を制限する要因を成していた。

(3)製造コストが高かった

表示装置を製造する際、アクティブマトリクスパネル1とフレキシブル基板3とを接続する工程、ドライバー集積回路4とフレキシブル基板3とを接続する工程及び、フレキシブル基板3と実装基板6とを実装する工程を必要とし製造コストが高くならざるを得なかった。

(4)信頼性が低かった

アクティブマトリクスパネル1とフレキシブル 基板 3 との接続、ドライバー集積回路 4 とフレキシブル基板 3 との接続等接続箇所が多くしかもそれらに応力が加わりやすいため、前記接続箇所における接続強度が十分でなく、表示装置全体の信頼性が低かった。又は、十分な信頼性を確保するために多大な費用を要した。

本発明は、以上のごとき課題を解決し、高精細かつコンパクトで信頼性に優れたアクティブマトリクスパネルを安価に提供することを目的とする。また、本発明のアクティブマトリクスパネル

はビデオカメラの電子ビューファインダーや携帯 形VTRのモニター等に応用されることを意図し ている。更に、投写形表示装置のライトバルブと しての使用も意図している。

[課題を解決するための手段]

上述の課題を解決するため、本発明は次に示す 手段を施す。

複数のゲート線、複数のソース線及び薄膜トランジスタを偏えた画素マトリクスが形成された第一の透明基板と該第一の透明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介設された液晶より成るアクティブマトリクスパネルにおいて、

該第一の透明基板上に、シリコン薄膜による相補形薄膜トランジスタより成るゲート線ドライバー回路及びシリコン薄膜による相補形薄膜トランジスタは、おきによる相談ではない。 とも一方を具備し、前記画素マトリクスを構びする を存成し、前記が一ト線ドライバー 回路乃至ソース線ドライバー回路を構成する 回路乃至ソース線ドライバー回路を構成する

7

域にドナー不純物と該ドナー不純物よりも高濃度 のアクセプタ不純物を含むことを特徴とするアク ティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路を構成するP形及びN形の薄膜トランジスタのゲート長は前記画素マトリクスを構成する薄膜トランジスタのゲート長よりも短かく形成されたことを特徴とするアクティブマトリクスパネルを提供する。

〔実 施 例〕

以下、図面に基づいて本発明の実施例を詳細に 説明する。

第1図に本発明の実施例を示す。同図はシリコン薄膜による相補形金属酸化膜半導体構造(Complementary Metal Oxide Semiconductor:以下、CMOS構造と略記する。)のソース線ドライバー回路12及びゲート線ドライバー回路21と画素マトリクス22とが同一の透明基板上に形成されたアクティブマトリクスパネル11の構造を示したブロック図である。ソース線ドライバ

薄膜トランジスタ及びN形薄膜トランジスタの一方と同一の断面構造を有することを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相補形MOS構造のスタティックシフトレジスタを含むことを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタはソース領域の力ができない。 り成り、前記P形薄膜トランジスタはソース領域のではいる。 記N形薄膜トランジスタはソース領域及びドレイン領域にアクセブタ不純物と該アクセブタ不純物と該アクセブタ不純物とはいる。 よりも高濃度のドナー不純物を含むことを特徴と するアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタより成り、前記N形薄膜トランジスタはソース領域及びドレイン領域にドナー不純物を含み、前記P形薄膜トランジスタはソース領域及びドレイン領

8

一回路 1 2 はシフトレジスタ 1 3 、薄膜トランジ スタ(Thin Film Transistor:以下、TFTと略 記する。)より成るサンプルホールド回路17、 18、19、及びビデオ信号バス14、15、1 6を含み、ゲート線ドライバー回路21はシフト レジスタ20及び必要に応じてバッファー23を 含む。また、画素マトリクス22は、前記ソース 線ドライバー回路12に接続される複数のソース 線26、27、28、ゲート線ドライバー回路2 1に接続される複数のゲート線24、25及びソ ース線とゲート線の交点に形成された複数の画素 32、33を含む。該画素はTFT29及び液晶 セル31を含み、該液晶セル31は画素電極と対 向電極31と液晶より成る。尚、前記シフトレジ スタ13及び20はソース線及びゲート線を順次 選択する機能を有する他の回路、例えばカウンタ 一及びデコーダで代用しても差し支えない。ソー ス線ドライバー回路の入力端子34、35、36 には、それぞれ、クロック信号CLX、スタート 信号DX、ビデオ信号Vi、Vェ、Vsが入力さ

れ、ゲート線ドライバー回路の入力端子37、38には、それぞれクロック信号CLY、スタート信号DYが入力される。

第1図のシフトレジスタ13及びシフトレジス タ20はP形TFT及びN形TFTより成る相補 ・形TFTによるスタテック形又はダイナミック形 回路、もしくは片極性TFTによるダイナミック 形又はスタティック形回路にて構成され得る。こ れらのうち、TFTのデバイス性能を考慮する と、相補形TFTによるスタティック形回路が最 適である。この理由は以下の様に説明される。一 般に、アクティブマトリクスパネルに使用される TFTは絶縁基板上に多結晶又は非晶質のシリコ ン薄膜で形成されるため、単結晶シリコンによる 金属酸化膜半導体電界効果トランジスタ(以下、 MOSFETと略記する。) に比較して、そのオ ン電流は小さくそのオフ電流は大きい。この理由 は、シリコン薄膜中に存在するトラップ密度が単 結晶シリコン中のそれに比べてはるかに高いため キャリア移動度が小さくなること及び逆バイアス

1 1

0とN形TFT51、52とから成り、N形TF T52のゲートにクロツク信号CLが、P形TF T49のゲートに反転クロック信号 CL が入力さ れる。同様に、クロックドインバータ44及び4 **5は、P形TFT53、54とN形TFT55、** 56とから成り、N形TFT56のゲートに反転 クロック信号CLが、P形TFT53のゲートに クロック信号CLが入力される。第2図(a)に おいて、クロックドインパータ43、46の代わ りに第2図(e)に示すインバータ57とN形T FT58及びP形TFT59より成るアナログス イッチとで構成された回路を使用し、クロックド インパータ44、45の代わりに第2図(t)に 示すインパータ60とN形TFT61及びP形T FT62より成るアナログスイッチとで構成され た回路を使用しても差し支えない。

上述したごとく、アクティブマトリクスパネルにおいてドライバー回路をCMOS構造のTFTで構成することは大変有益である。しかし、従来技術を単にTFTに適用することによって得られ

されたPN接合においてキャリアの再結合が頻繁に起こることによる。この様なTFTのデバイス上の特徴に鑑み、以下の理由によって本発明は相補形TFTによるスタティックシフトレジスタを提用する。

- (1) TFTはオフ電流が大きいため、TFTに よって構成されたダイナミック回路は動作電圧範 囲、動作周波数範囲並びに動作温度範囲が狭い。
- (2) アクティブマトリクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力の CMOS構造で形成される必要がある。
- (3) 片極性 M O S ダイナミックシフトレジスタ に比べて、要求されるオン電流値が小さくて済

第 2 図(a)に、第 1 図のシフトレジスタ 1 3 及び 2 0 の回路構造例を示す。第 2 図(a)において、インバータ 4 1 及び 4 2 は第 2 図(b)に示す様に P形TFT 4 7 と N 形TFT 4 8 とから成る。また、クロックドインバータ 4 3 及び 4 6 は、第 2 図(c)に示す様に P形TFT 4 9、5

1 2

る相補形TFT集積回路は以下の様な欠点を有している。

- (1) P形TFTとN形TFTの双方を同一基板上に集積化する製造方法が複雑となり製造コストが高くなる。
- (2) 相補形 T F T 集積回路を構成するための重要な要素である特性の揃った P 形 T F T と N 形 T F T を形成することが困難である。
- (3) P形TFT及びN形TFTがドライバー回路を実現するに足る駆動能力を備えていない。

本発明は、製造方法、デバイス構造、デバイス寸法、材料等に工夫を加えることによって上記の問題点を克服している。以下、順を追ってそれらを説明する。

第3図(a)に第1図のソース線ドライバー回路12及びゲート線ドライバー回路21を構成する相補形TFTの断面構造の一例を、第3図(b)に第1図の画素マトリクス22を 成するTFT及び画素の断面構造の一例を示す。第3図(a)において、71はガラス、石英基板等の絶

録基板であり、その上にP形TFT99及びN形 TFT100が形成されている。73、76はチ ャネル領域となるシリコン薄膜、72、74、7 5、77はソース領域又はドレイン領域となるシ リコン薄膜であり、72、74はP形に不純物ド ープされており、75、77はN形に不純物ドー プされている。78、79はSi0。、シリコン ナイトライド等によるゲート絶縁膜、80、81 は多結晶シリコン、金属、金属シリサイド等によ るゲート電極、82はSi0ュ等による層間絶縁 膜、83は金属等による配線層、84はSi0。 等による絶縁膜、85はパシペーション膜であ る。一方、画素マトリクスの断面構造を示した第 3図(b)において、86は同図(a)の71と 同一の絶縁基板であり、その上に画素TFT10 1とITO(インジウム・ティン・オキサイド) 等の透明導電膜から成る画素電極94とが形成さ れている。87、88、89は第3図(a)の7 2、73、74、75、76、77と同一のシリ コン薄膜層で形成されており、88はチャネル領

1 5

り成る配線層93にて形成され、画素電極94の みがIT0等の透明導電膜層で形成される。前記 配線層(93)をアルミニウム又はアルミシリサ イドで、前記透明導電膜層(94)をITOで形 成する場合、それら二つの層の間に層間絶縁膜を 設けない構造とすれば同一の工程にて開口された スルーホール(102、103)をそれぞれ異な る二つの層(93、94)とシリコン薄膜層(8 7、89)との接続用に使用することが可能とな り製造工程が簡略化される。ここで、アルミニウ ムとITOは異なるエッチング液にて加工され、 しかもITOはアルミニウムのエッチング液にて 浸されないという性質を利用しITOをアルミニ アムよりも前の工程にて成膜しバターン形成す る。第3図(b)において、絶縁膜95は液晶9 6に直流電圧が印加されるのを防ぐためのキャバ シタでありその容量値は画素容量の値に比して十 分に小さくなくてはならず、従ってその腹厚は一 定値(例えば、3000A程度)以下でなくては ならない。一方、耐湿性を確保するため、第3図

域、87及び89はソース領域又はドレイン領域 を成す。領域87及び89はP形又はN形に不純 物ドープされており、それらの領域に含まれる不 純物の構成は領域72及び74又は領域75及び 7.7に含まれる不純物の構成と同一である。9.0 は78、79と同一の層より成るゲート絶縁痕、 91は80、81と同一の層より成るゲート電 極、92は82と同一の層より成る層間絶縁館、 93は83と同一の層より成る配線層、95は8 4と同一の層より成る絶縁膜、96は液晶、97 は透明導電膜層を含む対向電極、98は透明基板 である。ここで、ドライバー回路を構成するTF T99、100と画素TFT101とは、ソー ス・ドレイン領域、チャネル領域、ゲート絶縁 膜、ゲート電極、層間絶縁膜はそれぞれ間一の薄 膜層で形成されている。また、ソース線ドライバ 一回路並びにゲート線ドライバー回路におけるT FT間の接続は例えばアルミニウム等の金属によ るシート抵抗の低い配線層83を介して成され、

1 6

画素マトリクス内のソース線は83と同一の層よ

(a) に示す様にドライバー回路部を一定値(例えば1μm程度)以上の膜厚を有するパシペーション膜85にて被う必要がある。バシペーション膜85は、アクティブマトリクス基板全面に成膜した後ドライバー部を残して除去するという方法で形成するのが最も有効であり、このため、前記パシペーション膜85は、絶縁膜84、95を浸さないエッチング液にて加工される材料、例えばポリイミド等、で構成される。

上記本発明の製造方法並びにそれにより得られる相補形TFTの構造上の特徴によるCMONMOCMMの単結晶シリコンを性例えばNMOSFETによる集積回路の製造工程に比工程、PMOSFETののサース・ドレイン形成工程、N形MOSFETののサース・ドレイン形成工程、N形MOSFETののように対し、本発明によると片極性TFT集積回路の製造工程に比して最低1回のホト工程を追加す

ることによって相補形TFT集積回路が実現される。

第4図(a)~(d)に、本発明のアクティブ マトリクスパネルの製造工程の主要部の一例を示 す。まず第4図(a)の様に、透明な絶縁基板1 10上にシリコン薄膜を堆積させた後、所望のパ ターンを形成して、 P形TFTのチャネル領域 l 11及びN形TFTのチャネル領域112、11 3を形成する。その後、熱酸化法や気相成長法を 用いてゲート絶縁膜114、115、116を形 成し、更にゲート電極117、118、119を 形成する。次に、第4図(b)の様に、イオン打 ち込み法を用いてポロンなどのアクセプタ不純物 120を全面に打ち込む、打ち込まれたアクセブ タ不純物は後の熱処理で活性化してアクセプタと なりP形半導体を形成する。これにより、P形T FTのソース・ドレイン領域121、122が形 成される。この際、N形TFTのソース・ドレイ ン領域となるべき領域123、124、125、 126にもアクセプタが添加される。次に、第4

1 9

ももちろん可能である。この様にして得られたTFTにおいて、P形TFTはソース・ドレイン領域にアクセプタ不純物を含み、N形TFTはソース・ドレイン領域にアクセプタ不純物と該アクセプタ不純物よりも高濃度のドナー不純物を含む。

上記製造工程において、第4図(b)のアクセプタ不純物120をドナー不純物120に、同図(c)のドナー不純物127をアクセプタ不純物127に置き換えることによって、同図(d)にN形TFT132及びP形TFT133、134が得られる。この様にして得られたN形TFTはソース・ドレイン領域にドナー不純物を含み、P形TFTはソース・ドレイン領域にドナー不純物を含む。

上述の製造方法によれば、片極性TFT集積回路の製造工程に対し、第4図(c)のマスクパターン128の形成に要する1回のホト工程を追加するだけで相補形TFT集積回路が形成される。

図(c)の様に、P形TFTを、例えばホトレジ スト128等のマスク材で被覆して、リン又はヒ 素等のドナー不純物127を前記アクセプタ不純 物120より高濃度に打ち込む。打ち込まれたド ナー不純物は後の熱処理で活性化してドナーとな る。仮に、前記イオン打ち込みされたアクセプタ 不純物の濃度が1×101°cm-*、ドナー不純物 の濃度が3×10 '*cm-*であれば、領域12 3, 124, 125, 126 t 2 × 10 1 c m - 2 に対応するドナーのみが含まれるのとほぼ等価と なる。以上でN形TFTのソース・ドレイン領域 123、124、125、126が形成される。 次に、第4図(d)の様に、前記マスク材128 を除去した後、層間絶縁膜129を堆積させ、ス ルーホールを開口し、透明導電膜による画素電極 131を形成し、金属等による配線130を形成 する。以上でドライバー回路部のP形TFT13 2、 N形TFT133、画素マトリクス部の画素 TFTを成すN形TFT134が完成する。尚、 画素マトリクス部のTFTをP形に形成すること

2 0

これによってドライバー回路を内蔵したとなってドライバー回路を内蔵したとは、カースパネルが実現すが最良である。とは、カーカーの製造方法が最良である。ドナマクを形成する。大変をは、大変を表している。大変を表したがある。

次に、相補形集積回路を構成するために必要な特性の揃ったP形TFT及びN形TFTを実現する手段について述べる。従来、IIーVI族化合物半導体を用いたTFTが古くから知られている。しかし、次の二つの理由、

(1) 化合物半導体では、P形、N形双方の導電 形を制御し実現することが事実上不可能である。 (2) 化合物半導体と絶縁膜との界面の制御が極めて困難であり、MOS構造が実現されていない。

2 3

イン間電流 I。。の相対値である。同図からわかる様にTFTはオン・オフ比が低いため、第1図における画素マトリクス用TFT29とドライバー回路12及び21を構成するTFTのそれぞれを最適な素子寸法に形成しなくてはならない。例えば、NTSC信号を表示することを意図した場合、画素マトリクス用TFTは、使用温度範囲内において次式を満足しなくてはならない。

0.1 C, R_{orri}
$$\geq \frac{1}{60}$$
 (sec) (1)

5・C 1 R ο κ 1 ≤ 1 0 (μ s e c)・・(2)

ここで、C 1 は一画素の全画素容量、 R ο κ 1 、
R ο r r 1 はそれぞれTFTのオン抵抗、オフ抵抗である。式(1)は任意の画素における保持条件であり、これが満足されれば書き込まれた電荷の90%以上が1フィールドに亘って保持される。また、式(2)は任意の画素における書き込み条件であり、これが満足されれば所望の表示信号の99%以上が画素に き込まれる。一方、ドライバー回路を構成するTFTは、使用温度範囲内にお

第1表

	キャリア移動度 (cm²/V·sec)		
	N 形	P形	
非晶質シリコン	0.1 ~ 1	10 10	
多結晶シリコン	5 ~ 50	5 ~ 50	

2 4

いて次式を満足しなくてはならない。

 $k \cdot (C_2 R_{on2} + C_3 R_{on3}) \lesssim \frac{1}{2^{-f}} \cdot (3)$ ここで、C。、C。はそれぞれ図2(a)におけ る節点142、143に付加する容量、Rong、 Ross はクロックドインパータ43、インパータ 41の出力抵抗、 f はシフトレジスタのクロック 周波数、kは定数である。(kの値は、経験的に 言って、1.0~2.0程度である。) 出願人の 実測及びシミュリーションによると、例えばクロ ック周波数 f = 2 M H z 程度のシフトレジスタを 実現するためには、ドライバー回路を形成するT FTのRon: 及びRon: は画素TFTのRon: の 1 以下でなくてはならない。この様な低出力 抵抗を実現するため、本発明は、耐圧が許す限度 内においてドライバー回路を構成するTFTのゲ ート長を極力短かく形成する。また、第1図にお けるサンプルホールド回路17、18、19を形

成するTFTは、シフトレジスタ13を形成する

TFTよりも低耐圧でよいため該シフトレジスタ 13を形成するTFTよりもゲート長を更に短か く形成する。第6図にゲート長しの定義を、第2 表に本発明に採用する各部のTFTのゲート長の 一例を示す。第6図において、142はゲート電 値、143はチャネル領域を形成するシリコン薄 腹であり、144がゲート長を145がゲート幅 を示す。

第 2 表

	ゲート長	L (µ m)
	P形TFT	N形TFT
画素マトリクス用 TFT		20.0
シフトレジスタ用 TFT	4.0	5.5
サンブルホールド [、] 回路用TFT		4.5

P形TFT及びN形TFTの電流供給能力を高めるため、チャネル領域を形成するシリコン薄膜

2 7

Xxxxxx のいずれの値よりも小さく構成する。第 7 図に、空芝層が形成されたTFTの断面構造を示す。同図において、146は絶縁基板、147はチャネル領域を成すシリコン薄膜、148、149はソース・ドレイン領域を成すシリコン薄膜、150はゲート絶縁膜、151はゲート電極であり、 Xxxxx 、 Xは、それぞれ、シリコン薄膜の順厚、シリコン薄膜表面に形成された空芝層の幅を示している。

以上に述べたそれぞれの手段、即ち、

- (1) ドライバー回路の回路形式を相補形TFT によるスタティック形のものとすること。
- (2) 相補形TFT集積回路の製造方法及び構造 に工夫を加えること。
- (3) P形及びN形TFTの特性を揃えること。
- (4) TFTの負荷駆動能力を高めること。

によって、アクティブマトリクスパネルにドライ パー回路を内蔵するための基本となる技術が確立 される。

次に、上述の基本技術の上に立って、本発明を

 $X_{H \text{ max}} = (2 \epsilon \cdot 2 \phi_{TH})^{\frac{1}{2}} \cdot (q \cdot N_A)^{-\frac{1}{2}} \cdot \cdots (5)^{\frac{1}{2}}$

2 8

更に有効なものとするためのいくつかの手段につ いて説明する。

まず、一番目に、本発明で使用する、アクティ プマトリクスパネル内のパターンレイアウト上の 工夫について述べる。第8図は、各機能ブロック のレイアウトを説明するための、アクティブマト リクスパネルの平面図である。画像が正像として 形成される様にアクティブマトリクスパネル16 0 を見て、天及び(又は)地の方向の周辺部にソ ース線ドライバー回路161(162)を形成 し、該ソース線ドライバー回路内で周辺から中心 に向かって順にシフトレジスタ163、パッファ 一164、ビデオ信号バス165、サンプルホー ルド回路166を配置する。また、左及び(又 は)右方向の周辺部にはゲート線ドライバー回路 167(170)を形成し、該ゲート線ドライバ 一内で周辺から中心向かって順にシフトレジスタ 168、パッファー169を配置する。前記ソー ス線ドライバー回路161(162)及びゲート 線ドライバー回路167(170)に接する様に アクティブマトリクスパネル160の中心部に画素マトリクス171を形成し、コーナ部には入出力端子172、173、174、175を配置する。信号の伝送は矢印176~180の方向に行なわれる。以上の様に各機能ブロックをレイアウトすることによって、限られたスペースを最も有効に活用することが可能となる。

3 1

に相補形TFTによるインバータを形成する例である。同図において、201、202はソース部のコンタクト形成用のスルーホール、203はゲート電極である。まず、第10図(a)の様に、208を境界として一つのシリコン薄膜の島にP形領域204とN形領域205とを設ける。次に、第10図(b)の様に、スルーホール206によってドレイン部のコンタクトを形成し、配線207によってインバータの出力を取り出す。

5 はそれぞれ正電源用配線、負電源用配線、18 6~191はP形TFTのソース・ドレイン及び チャネル部を成すシリコン薄膜、192~195 はN形TFTのソース・ドレイン及びチャネル部 を成すシリコン薄膜であり、破線で囲まれた領域 196、197、198にドライバー回路の単位。 セルが形成される。各TFTの素子分離は、同極 性、異極性にかかわらず、シリコン薄膜を島状に エッチングすることによって成されるため、例え ば、N形TFT用シリコン薄膜の島192とP形 TFT用シリコン薄膜の島187との距離aと、 P形TFT用シリコン薄膜の二つの鳥187と1 88との距離りとを略等しくすることが可能とな る。本発明は、この性質を積極的に利用し、P形 TFT用の島とN形TFTの島とを互いちがいに 配置することによって、単位セルが繰り返される 方向の集積度を高めている。

本発明は、更に集積度を高めるために、次の様な手段を併用する。第10図(a)、(b)は、正電源用配線199と負電源用配線200との間

3 2

状のノイズが重量される結果、アクティブマトリ クスパネルの画面にライン状の表示ムラが生ず る。本発明は、第11図(a)に示す様に、CL 用配線とCL用配線をツイスト配置することによ って上述のクロックノイズを低減させる。第11 図(a)はソース線ドライバー回路を示してお り、210~213はシフトレジスタの単位セ ル、214、215はサンプルホールド回路、2 、16は画素マトリクス、217はビデオ信号バス である。218、219はそれぞれCL配線CL 配線であって、配線の略中央においてツイストさ れている。この様にすることによって、CL配線 及びビデオ信号バス間の平均距離と、CL配線及 びビデオ信号バス間の平均距離とが略等しくな り、その結果、CL配線とビデオ信号バスとの間 に付加する浮遊容量(Cェュ+ Cェュ)と、 CL配線 とビデオ信号バスとの間に付加する浮遊容量 (Csュ+Cs⑷)とが略等しくなる。また、CLと <u>CL</u>とは第11図(b)に示される様に、一方の 立ち上がりタイミングと他方の立ち下がりタイミ

ングが略一致する。以上の結果として、ビデオ信 号に重量されるクロックノイズは大幅に軽減さ れ、画面上にはきれいな表示が得られる。尚、C LとCLとのツイスト回数は複数でも差し支えな

本発明を更に有効にする工夫の三番目は、サン ブルホールド回路に対して直列に付加される抵抗 の均一化に関するものである。第12図に、第1 図の一部を示す。第12図において、230はソ ース線ドライバー回路に含まれるシフトレジス タ、231~233はビデオ信号バス、234~ 236はサンプルホールド同路、240は画素マ トリクスである。3本のビデオ信号バス231~ 233には、例えば3原色赤 (R)、緑 (G)、 青(B)に相当する画像信号が伝送され、それら の組み合せは1水平走査毎に変えられる。該3本 のビデオ信号バスには、低抵抗が要求されるた め、配線材料としてアルミ等の金属層が使用され る。一方、経済的観点からみて最も有効と考えら れる第3図(a)、(b)の構造を採用する場

3 5

駆動するのに十分とは言えない。この動作速度の 遅さを補うため、本発明は第13図(a)に例示 する回路構造と同図(b)に例示する駆動方法を 用いる。第13図(a)において、250はソー ス線ドライバー回路に含まれる第1のシフトレ ジスタであり、スタート信号DXとクロックCL × 1 及び C L × 1 が与えられ、出力信号 2 5 2. 254、・・・を出力する。また、251はソース 線駆動回路に含まれる第2のシフトレジスタであ り、スタート信号DXとクロックCL×2及び <u>CL×2</u> が与えられ、出力信号253、255、 ··を出力する。265はビデオ信号Vが与えられ るビデオ信号バス、256~259はサンブルホ ールド回路、261~264はソース線、260 は画素マトリクスである。前記ソース線ドライバ - 回路に入力される信号 V、 D X、 C L × 1、 CL×1、CL×2、CL×2及びシフトレジス タ250、251より出力される信号252~2 55を第13図 (b) に示す。第13図 (a) の ソース線ドライバー回路は2系列のシフトレジス

3 7

合、前記ピデオ信号バスからサンプルホールド回 路に至るまでの配線237~239の材料にはゲ ート電極と同一の材料、例えば多結晶シリコン薄 腹等が使用される。この場合、多結晶シリコン薄 膜のシート抵抗が金属層に比してかなり高いこと と、単に直線で接続すれば配線237、238、 239の長さが等しくならないこととのために、 該配線237~239の抵抗が等しくならず、こ の配線抵抗の差がライン状の表示ムラを生ぜしめ る。そこで、本発明は、前記配線237、23 8、239の抵抗がすべて等しくなる様に配線パ ターンを工夫する。具体的には、配線幅Wを一定 とし配線長しを等しくする、又は、配線237~ 239のそれぞれについてWを変える等である.

本発明を更に有効にする工夫の四番目は、TF Tによるドライバー回路の動作速度の遅さを補う 駆動方法に関するものである。第5図に示される 様にTFTの性能は単結晶シリコンMOSFET の性能に比して劣るため、TFTよるシフトレジ スタの動作速度はアクティブマトリクスパネルを

3 6

タ250、251を具備しており、シフトレジ スタ250、251はそれぞれ略90°位相の (CL×2) で駆動される。ソース線ドライバー 回路がN系列のシフトレジスタを具備する場合、 各シフトレジスタは略 180 N だけ位相のすれた N 系統のクロックとその反転クロックで駆動され る。CL×1及びCL×2の周波数をfとすれ ば、出力信号 $252\sim255$ は $\frac{1}{4f}$ の時間間隔で 順次出力され、それぞれのエッジ266~269 でビデオ信号 V をサンプリングし、ソース線 2 6 1~264にホールドする。この結果、周波数 f のクロックで駆動されるシフトレジスタを用いて 周波数4fのサンプリングを実現することが可能 となり、TFTによるシフトレジスタの動作速度 の遅さを補う有効な手段となる。前記ソース線ド ライバー回路がN系列のシフトレジスタを具備す る場合、周波数 f のクロックで駆動されるシフト

レジスタを用いて、周波数2Nfのサンブリング を実現することが可能である。

本発明を更に有効にする工夫の五番目は、ソー ス線及びゲート線ドライバー回路の各出力にテス ト手段を設けることである。第14図に具体例を 示す。同図において、280はソース線ドライバ 一回路に含まれるシフトレジスタ、281はビデニ オ信号バス端子、282はサンプルホールド回 路、283はソース線ドライバーテスト回路、2 84、285はそれぞれテスト回路283の制御 端子、テスト信号出力端子、286はソース線で ある。すべてのソース線に283の様なテスト回 路が付加される。また、287はゲート線ドライ バー回路に含まれるシフトレジスタ、288はゲ ート線ドライバーテスト回路、289、290は それぞれテスト信号入力端子、テスト信号出力端 子、291はゲート線、292は画素マトリクス である。すべてのゲート線に288の様なテスト 回路が付加される。前記テスト回路は以下の様に 動作する。ソース線ドライバー回路のテスト動作

3 9

(b) に 本発明の 画素権造の具体 例を示す。 同図 (a) は等価回路、同図(b) は断面構造であ る。同図(a)において、300、301はそれ ぞれソース線、ゲート線、302は画素TFT、 303は液晶セル、304は対向電極端子であ り、305が本発明の特徴を成す金属酸化膜半導 体キャパシタ(以下、MOSキャパシタと略記す る。)、306が該MOSキャパシタ305のゲ ート電極である。また、同図 (b) において、3 10及び324は透明な絶縁基板、311~31 5 はシリコン薄膜層、316、317はゲート絶 緑膜、318、319はゲート電極、320は層 間絶縁膜、321はソース線を成す配線層、32 2 は画素電極を成す透明導電膜層、323は透明 導電膜層を含む対向電極、325は液晶である。 3 2 6 で示した部分に前記画素TFT30 2 が形 成され、領域311、313がソース・ドレイン 部を、領域312がチャネル部を成す。327で 示した部分には前記MOSキャパシタ305が形 成され、領域313、315がソース・ドレイン

中、進子284の制御によりテスト回路283を オンさせておく。この状態で、ビデオ信号バス端 子281に所定のテスト信号を入力したうえで、 シフトレジスタ280を走査する。このとき、テ スト出力端子285に規格内の信号が時系列で出 力されれば該ソース線ドライバー回路は「良」と 判定され、そうでなければ「不良」と判定され-る。ゲート線ドライバー回路のテスト時、端子2 89に所定のテスト信号を入力した状態でシフト レジスタ287を走査する。このとき、テスト出 力端子290に規格内の信号が時系列で出力され れば該ゲート線ドライバー回路は「良」と判定さ れ、そうでなければ「不良」と判定される。以上 の様にすることによって、従来テストパターンを 表示したうえで目視にて行っていたアクティブマ トリクスパネルの検査を、電気的にしかも自動で 実施することが可能となる。

本発明を更に有効にする工夫の六番目は、製造 プロセスを追加すること無しに、画素内に保持容 量を作り込むことである。第 1 5 図 (a) 、

4 0

部を、領域314がチャネル部を成す。第15図 (b) から明らかな様に、MOSキャパシタ30 5 は画素TFT302 と全く同一な断面構造を有 し、従って、MOSキャパシタ305を形成する ために特別な製造プロセスを追加する必要は無 い。ただし、MOSキャパシタ305を保持容量 として使用するためには、領域314にチャネル 即ち反転層が形成された状態を保つ必要がある。 この状態を保つために、前記MOSキャパシタ 3 05のゲート電極306には該MOSキャパシタ がオンする様な所定の電位を与えておく。所定の 電位とは、例えば、MOSキャパシタがN形の場 合には正電源電位、P形の場合には負電源電位が 適切である。ゲート絶縁膜は通常非常に薄く形成 されるため、以上の様にゲート絶縁膜を用いて保 持キャパシタを構成することによって、従来の様 な層間絶縁膜を用いたものに比較して、単位面積 当り5~10倍の保持容量を得ることが可能とな り、保持容量を形成するための面積を節約する上 で大変有効である。このため、アクティブマトリ クスパネルの開口率を極めて高くすることが可能 となる。

本発明を更に有効にする工夫の最後は、ドライ バー回路を内蔵したアクティブマトリクスパネル の実装に関するものである。第16図(a)、 (b)にその具体例を示す。同図(a)は断面構 造を示す図であり、330はTFTによる画素マ トリクスとドライバー回路とが形成された透明基 板、331は対向電極が形成された透明基板、3 34はシール材、333は封入された液晶、33 5 は実装基板、340は実装基板335の開口 部、338は金、アルミ等の金属によるワイヤ、 339は保護部材である。実装基板335におい て、透明基板330が配置される部分に凹部33 6を設けることは、ワイヤ338による接続強度 を確保するうえで大変有効である。また、実装基 板の一部又は全部に遮光部材337を設け、透明 基板331又は透明基板330に画素マトリクス 部の周囲を取り囲む様な形状に帯状に遮光部材3 32を設けることは、アクティブマトリクスパネ

4 3

スの周辺に相補形TFTによるドライバー回路を 集積化する技術が確立され、小形、高精細、低消 費電力でありかつ信頼性の高いアクティブマトリ クスパネルを安価に得られるようになった結果、 第17図に例示する様な構造のEVFが実現可能 となっている。第17図において、350は撮像 装置、352は記録装置、351はビデオ信号処・ 理回路で端子362には複合映像信号が得られ る。353がEVFであり、該EVF353はク ロマ回路、同期制御回路、液晶パネル駆動信号形 成回路、電源回路、バックライト駆動回路を含む 駆動回路部354と、バックライト用光源356 と、拡散板357と、偏光板358及び360 と、本発明のアクティブマトリクスパネル359 と、レンズ361を具備して成る。以上の様にす ることによって、従来のCRT (Cathode Ray Tube)を用いたEVFになかった次の様な効果が もたらされる。

(1)カラーフィルターを備えたアクティブマトリクスパネルを使用することによって、画素ピッ

実施例の最後として、本発明の応用例を二つ挙 げて説明する。

応用例の一つは、本発明のアクティブマトリクスパネルを用いて構成される、ビデオカメラ等の電子ビューファインダー(Electric View Finder:以下、EVFと略記する)である。前述した様な多くの工夫を施すことによって、画素マトリク

4 4

チが 50μ m以下の極めて高精細なカラーEVFが実現される。しかも低消費電力化も促進される。

- (2)極めて小形・省スペースでしかも極めて軽量なEVFが実現される。
- (3) EVFの形状の自由度が増大し、例えばフラットEVFの様な斬新な意匠が可能になる。

もう一つの応用例は、本発明のアクティブマト リクスパネルを液晶ライトバルブとして使用した 投写形カラー表示装置である。

第18図は、該投写型カラー表示装置の平面図のである。ハロゲンランプ等の投写光源370から発した白色光は、放物ミラー371により赤外域の熱線がカットされ、可視光のみがダイクロイの表に入射する。まず、青色反射がよってついて、青色光のの光(黄色光)を透過する。反射した青色変異により方向を変え、青色変異により方向を変え、青色変異

ライトバルブ378に入射する。

青色反射ダイクロイックミラー373を透過した光は、緑色反射ダイクロイックミラー375に入射し、緑色光(おおむね500〔nm〕から600〔nm〕の間の波長の光)を反射し、その他の光である赤色光(おおむね600〔nm〕以上の波長の光)を透過する。反射した緑色光は、緑色変調液品ライトバルブ379に入射する。

緑色反射ダイクロイックミラー375を透過した赤色光は、反射ミラー376、377により方向を変え、赤色変調液晶パルプ380に入射する。

青色光、緑色光、赤色光は、それぞれ、青、緑、赤の原色信号で駆動された、本発明のアクティブマトリクスパネルによる液晶ライトバルブ378、379、380によって変調された後、ダイクロイックブリズム383によって合成される。ダイクロイックブリズム383によって合成される。ダイクロイックブリズム383は、青反射面381と赤反射面382とが互いに直交するように構成されている。こうして合成されたカラー画

4 7

〔発明の効果〕

前述の【課題を解決するための手段】並びに 【実施例】に対応させて本発明の効果を説明する。

まず、本発明を有効なものとする四つの基本技術がもたらす効果について説明する。

第一に、画素マトリクス部と同一の透明基板上に相補形TFTによるゲート線乃至ソース線のドライバー回路を集積化することによって以下の効果がもたらされる。

- (1)外付けドライバー集積回路を実装する際の接続ピッチによって、パネルの精細度が制限されることが無くなる。この結果、本発明を用いることによって、50μm以下の画素ピッチを有する液晶パネルが実現可能となる。
- (2) パネルを実装する実装基板の外形寸法が大幅に小形化され、本発明の液晶パネルを用いた要示装置の小形・薄形・軽量化が促進される。
- (3) ドライバー集積回路を外付けする工程が不要となるため、本発明の液晶パネルを用いた表示

像は、投写レンズ384によってスクリリーン上に拡大投写され表示される。以上の様にすることによって、従来のCRTによる投写管を用いた投写形カラー表示装置に無かった次の様な効果がもたらされる

- (1) 液晶ライトバルブを、CRTに比してはるかに小形かつ高精細に形成することが出来るため前記投写レンズ384に口径の小さいものを使用することが許される。このため、投写形カラー表示装置の小形化、軽量化、低コスト化が実現される。
- (2) 本発明のアクティブマトリクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
- (3) CRTによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックブリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

以上で本発明の実施例の説明を終える。

4 8

装置の低コスト化が促進される。

- (4)ドライバー集積回路の外付けが不要となる ため、本発明の液晶パネルを用いた表示装置の信 類性が向とする。
- (5) 相補形TFTによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。これは、ビデオカメラのEVFや携帯形画像モニターへの応用を可能とするための重要な要素である。

第二に、相補形TFTを用い、尚且つ、シフトレジスタをスタティック形の回路構成とすること によって、低電力化のみならず動作電圧範囲及び動作周波数範囲を広げる効果をもたらす。TFTは第5図に示される様なオフ電流の高い特性を有し、更に、オフ電流の温度特性も大きい。この様なTFTの欠点はシフトレジスタをスタティック形構成とすることによって補われ、動作電圧範囲及び動作周波数範囲が拡大される。

第三に、相補形TFTの構造において、第1の

極性のTFTのソース・ドレイン領域に第1の極性の不純物を含み、第2の極性のTFTのソース・ドレイン領域に第1の極性の不純物を含みれて、第1の極性の不純物を含む構造を表現であることによって、従来の片極性のTFTの製造工程に、単に1回のホトエ程を追加することに下すて、安価に、画素マトリクスを含む相補ったP形並びにN形TFTが得られる。

. . . .

第四に、ドライバー回路を構成するTFTのゲート長を画素マトリクスを構成するTFTのそれよりも短かく形成することによって、ドライバー回路の動作速度を向上させ、尚且つ、各画素における書込み、保持動作を最適状態に保つことが可能となる。

次に、本発明を更に有効なものとする七つの手 段がもたらす効果について説明する。

第一に、各機能プロックのバターンレイアウトを、第8図、第9図、第10図(a)、(b)の様にすることによって、特にドライバー回路部の

5 1

一回路内蔵アクティブマトリクスパネルが実現される。

第五に、第14図の様にドライバー回路の各出力にテスト回路を設けることによって、従来テストパターンを表示した状態で目視にて行っていたアクティブマトリクスパネルの検査を、電気的にしかも自動で実施することが可能となる。

第六に、各画素に第15図(a)、(b)の様な構造の保持容量を作り込むことによって、製造コストの上昇無しに、しかも、開口率をほとんど減少させること無しに、各画素における電荷の保持をより確実なものとすることが可能となる。

第七に、実装構造を、第16図(a)、(b)の様なものとすることによって、接続強度及び信頼性を向上させ得るのみならず、本発明のアクティブマトリクスパネルにバックライト装置を併用して透過形表示装置を構成する場合に画素マトリクス部周辺から不要光が洩れることを防止出来る。

最後に、本発明を特定の表示システムに応用す

集積度が高められ、画素ピッチという限定された ピッチ内にドライバー回路の単位セルを作り込む ことが可能になる。

第二に、ソース線ドライバー回路のクロック配線を第11図(a)の様に配置することによって、ビデオ信号に混入するクロックノイズを除去し、画面に生ずるライン状の表示ムラを視認不可能なレベルに抑圧することが可能となる。

第三に、第12図に示すサンブルホールド回路に接続される抵抗を全ソース線に亘って均一化することによって、全ソース線への表示信号の書き込みレベルを完全に均一にすることが可能となり、ライン状の表示ムラが除去される。

第四に、ソース線ドライバー回路を、第13図(a)の様に構成し、同図(b)の様な方法で駆動することによって、周波数 f のクロックで駆動されるN系列のシフトレジスタを用いて周波数 2 Nfでビデオ信号をサンプリングすることが可能となる。これによって、必ずしもオン電流の大きさが十分でないTFTを用いて高精細なドライバ

5 2

ることによって得られる効果について述べる。

第一に、本発明をビデオカメラのEVFに応用することによって、従来のCRTを用いたEVFに無かった以下の効果がもたらされる。

- (1) カラーフィルターを備えたアクティブマトリクスパネルを使用することによって、画素ピッチが50μm以下の極めて高精細なカラーEVFが実現される。しかも低消費電力化も促進される
- (2)極めて小形・省スペースでしかも極めて軽量なEVFが実現される。
- (3) EVFの形状の自由度が増大し、例えばフ ラットEVFの様な斬新な意匠が可能になる。

第二に、本発明を投写形カラー表示装置に応用することによって、従来のCRTを用いたものに無かった以下の効果がもたらされる。

(1)液晶ライトバルブを、CRTに比してはるかに小形かつ高精細に形成することが出来るため 投写レンズに口径の小さいものを使用することが 許される。このため、投写形カラー表示装置の小 形化、軽量化、低コスト化が実現される。

(2) 本発明のアクティブマトリクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。

(3) CRTによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックブリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

4. 図面の簡単な説明

第1図は、本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマトリクスバネルを示した図。

第2図(a)~(f)は、第1図におけるドライバー回路の詳細な構成例を示した図。

第3図(a)、(b)は、本発明のアクティブマトリクスパネルの断面構造を例示した図。

第4図(a)~(d)は、本発明のアクティブマトリクスパネルの製造方法を例示した図。

5 5

第16図(a)、(b)は、本発明を更に有効なものとする第七の手段を説明するための図。

第17図は、本発明の第一の応用例を示した 図。

第18図は、本発明の第二の応用例を示した 図。

第19図は、従来技術を説明するための図。

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 蒼(他1名) 第5図は、本発明に関わるTFTの特性例を単結晶シリコンMOSFETのそれと比較して示した図。

第6図は、本明細 中におけるゲート長、ゲート幅の定義を示した図。

第7回は、本明細書中における空乏層幅、シリコン薄膜の膜厚の定義を示した図。

第8図、第9図、第10図(a)、(b)は、本発明を更に有効なものとする第一の手段を説明するための図。

第11図(a)、(b)は、本発明を更に有効なものとする第二の手段を説明するための図。


第12図は、本発明を更に有効なものとする第 三の手段を説明するための図。


第13図(a)、(b)は、本発明を更に有効なものとする第四の手段を説明するための図。


第14図は、本発明を更に有効なものとする第 五の手段を説明するための図。


第15図(a)、(b)は、本発明を更に有効なものとする第六の手段を説明するための図。


5 6
















Dx O-







第14図




第15図(4)




第15図(b)




第16図 (a)



第16図 (b)



第17図



第18図

第19図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成8年(1996)10月11日

_ 【公開番号】特開平1-289917

【公開日】平成1年(1989)11月21日

【年通号数】公開特許公報1-2900

【出願番号】特願昭63-119919

【国際特許分類第6版】

302° 1/136 500 1/13 505

1/133 550

1/:345

[FI]

G02F 1/136 500 9119-2K

1/13 505 9017-2K 1/133 550 9226-2K

1/1345 7724-2K

平統初正哲(自発)

平成 7年 5月16日

特 許 厅 是 宜 取

1、特許出版の表示

昭和63年 時 許 顧 第119819号

2、発明の名称

アクティブマトリクスパネル

3. 補正をする者

事件との関係 出層人

東京都新宿区西新宿2丁目(季1号 (236) セイコーエブソン株式会社 代表取着校 安 川 英 昭

4. 代 理 人

入 8 163 東京都新区区西新在2丁目4番1号 セイコーエブソン株式会社内 (9338) 弁理士 錦木 専三郎 基弟先 自3348-8531 内県2610〜2615

5. 福三の対象

明細書

6、福王の内容

別 紙 の 遺しり

手鞭箱正會

الرابات والرابي والمحارب ويأديه فالمحال المعاقب المعاؤرو فالرابات

1. 特許請求の範囲を別板の如く補正する。

2. 明確書第10頁13行目に

『セル3 1を含み、放液晶セル3 1は』とあるを、 『セル3 0を含み、放液晶セル3 0は』と補正する。

3. 明維書第17頁18行目に

「小さくなくてはならず」とあるを、

『大きくなくてはならず』と補正する。

4.明細書第20頁7行目~9行目に

「徹底が1×10¹⁵cm⁻²、ドナー不純物の濃度が3×10¹⁵cm⁻²であれ

ば、領域123、124、125、126は」とあるを、 $\lceil \text{ドーズ量が} 1 \times 10^{15} \, \text{cm}^{-2}, \text{ドナー不純物のドーズ畳が} 3 \times 10^{15} \, \text{cm}^{+}$

*であれば、領域123、124、125、126はドーズ量」と補正する。

5. 明總書第26頁9行目に

「シミュリーション」とあるを、

「シミュレーション」と増正する。

6. 明細書第28頁3行目に

「共用すれば」とあるも、

「使用すれば」と補正する。

7. 明細書第17頁18行目に

「小さくなくてはならず」とあるを、

「大きくなくてはならず」と補正する。

8。明細書第29頁7行目に

「Xしょ」とあるを、

「tai」と補正する。

9. 明細書館45頁13行目に

「と、鉱敷板357と」とあるぞ、

「と、反射板355と、拡散板357と」と何正する。

たは奈求模2記載のアクティブマトリクスパネル。

券許請求の範囲

(1)を数のゲート級及び複数のソース様、高額トランジスタを備えた当まマトリクスが形成された第一の適用基板と、該第一の適用基板に打向配置された第二の透明基板と、該第一及び第二の適用基板間に<u>技持される資品とを考してなる</u>アクナップマトリクスパネルにおいて、

該第一の遭到参製とには、<u>相簡型のシリコン原図トランジスタよりなる、ゲート値ドライバー回路及びソース線ドライバー回路の少なくとも一方が形成されてなり、禁順家マトリクスを構成する足頭トランジスタは、恋ゲート線ドライバー</u> 国路及びソース県ドライバー回路を構成する、P型高速トランジスタ及び下型原 <u>取トランジスタの一方と同一の新面構造を有する</u>ことを特徴とするアクティブマ トリクスパネル。

(2) 前記ゲート載ドライバー回路及び前記ソース集ドライバー国路は、相補型浮襲 トランジスタによるスタティックシフトレジスタを含むことを特徴とする請求項 1 記載のアクティブマトリクスパネル。

(3) 京型ゲート級ドライバー図路及びソース組ドライバー図路は<u>P型深限トランリスタ及びN型実践トランジスタ</u>よりなり、<u>能P型実践トランジスタは、</u>ソース 便域及びドレイン領域にアクセプタ不純物を含み、<u>放</u>N型連続トランジスタは、 ソース領域及びドレイン領域に、<u>該アクセプタ不純物と数アクセプタ不純物より</u> も高速度のドナー不純物<u>と</u>を含むことを特徴とする額求項1または需求項2配数のアクティブマトリクスパネル。

(4) 育配ゲート銀ドライバー医路及びソース銀ドライバー回路は<u>P型存填トランジスタ及びN型資味トランジスタ</u>よりなり、<u>並</u>N型穿膜トランジスタは、ソース 銀域及びドレイン領域にドナー不純物を含み、故P型薄膜トランジスタは、ソース 領域及びドレイン領域に<u></u> 該ドナー不純物と数ドナー不純物よりも高速度のア クセプタ不純物<u>と</u>を含むことを特徴とする前水項1または観水項2記載のアクティブマトリクスパネル。

(5)前記ゲート量ドライバー回路を及びソース線ドライバー回路を<u>形成するP型 部族トランジスタ及びN型準度トランジスタ</u>のゲート長は<u></u>前配面景マトリクス と構成する障膜トランジスタのゲート長よりも<u>短い</u>ことを特徴とする前攻項にま